Family list 1 application(s) for: JP11194363

1 PATTERN FORMING METHOD, ACTIVE MATRIX SUBSTRATE AND ITS PRODUCTION AND ELECTRONIC APPARATUS

Inventor: KOIDE SHIN; NAKAZAWA TAKASHI

Applicant: SEIKO EPSON CORP

EC: G03F7/20T20

IPC: G02F1/136; G02F1/1368; G03F7/20; (+15)

Publication info: JP11194363 (A) - 1999-07-21

Data supplied from the esp@cenet database -

# PATTERN FORMING METHOD, ACTIVE MATRIX SUBSTRATE AND ITS PRODUCTION AND ELECTRONIC APPARATUS

Publication number: JP11194363 (A)

Publication date: 1999-07-21

Inventor(s): KOIDE SHIN, NAKAZAWA TAKASHI

Applicant(s): SEIKO EPSON CORP

Classification:

- International: G02F1/136; G02F1/1368; G03F7/20; G09F9/30; H01L21/027; H01L21/036; H01L29/786; G02F1/13; G03F7/20; G09F9/30; H01L21/02; H01L29/66; (IPC1-7); H01L21/027; G02F1/136; G03F7/20; G09F9/30;


H01L21/336; H01L29/786

- European: G03F7/20T20

Application number: JP19970361564 19971226 Priority number(s): JP19970361564 19971226

#### Abstract of JP 11194363 (A)

PROBLEM TO BE SOLVED. To provide a polywilcon operating layer forming method capable of decreasing the off currents of polywilcon TFTs(thin-film transistors) without increasing the number of meanching of the polyticon operating layers of the TFTs, i.e., the gast length. SOLUTION An apopure stage for the photoresist 13 of forming the polysicon operating layers (formed of polysicon layers 12) of the TFTs to be disposed in the pixel regions of a liquid crystal paniel is divided into two Segres (formed to polysicon layers 12) of the TFTs to be disposed in the pixel regions of a liquid crystal paniel is divided into two Segres (formed to polysicon layers and the pixel regions of the pixel regions of the pixel regions of the pixel regions of the polysicon perating layers discusted above is moved by a shift quantity &Debta L, in the channel width direction of the polysicon layers 13.



Data supplied from the esp@cenet database --- Worldwide

# 特開平11-194363

(43)公開日 平成11年(1999)7月21日


(51) Int.Cl. <sup>6</sup>	徽则記号		FΙ				
G02F 1/	36 500		G 0 2 F	1/136		500	
G03F 7/	0 521		G03F	7/20		521	
G09F 9/	338		G09F	9/30		338	
H01L 29/	'86		H01L	29/78		612D	
21/336	136					612B	
		審查請求	未請求 請	表項の数 6	OL	(全 11 頁)	最終頁に続く
(21)出顧番号	特顧平9-361564		(71)出版人 000002369				
(22)出顧日	平成9年(1997)12月26日	3	セイコーエブソン株式会社 東京都新宿区西新宿2丁目4番1号 (72)発明者 小出 慎				
						大和3丁目3 式会社内	番5号 セイコ
			(72)発明者 中澤				
			(72)発明	者 中澤	尊史		
			(72)発明			大和3丁目3	番5号 セイコ
			(72)発明	長野県	諏訪市	大和3丁目3 式会社内	番5号 セイコ


#### (54) 【発明の名称】 パターン形成方法、アクティブマトリックス基板及びその製造方法、電子機器


#### (57)【要約】

【課題】 調素領域に設けられるTFTは成以駆動回路 を構成するTFTに比べてそれほど高いコンダクタンド を必要としないにもかかわらず、従来は繭業領域のTF Tも馬辺駆動回路のTFTも同一のゲート報を有するよ うにされていたため、両業領域のTFTのオフ時のリー が電影が失いという問題成があった。

【解決手段】 液晶パネルの画素領域に設けられるTF Tのポリシリコン動作層(12)を形成するためのフォ トレジスト(13)の滅光工量を2段階に分け、2回目 の露光はテーブルもしくは蒸光用マスク(14)をポリ シリコン層のチャネル幅方向へ移動させてから行なうよ うにした。







### 【特許請求の範囲】

【請求項11】 基板上に南近のパターンを形成するパタ ・ン形成方法において、前記基板上にフォトレジスト膜 を確布した後、マスクにより露光を行ない第1のパター ンを形成する第1の工程と、前記基板を前記マスクに対 して相対的に移動させ、繋光を行なう第2の工程と、を 少なくとも有することを特徴とするパターン形成方法。 【請求項2】 前記パターンの幅方向に前記基板を移動 させ、前記マスクにより繋光を行うことを特徴とする請 求項1記載のパターン形成方法。

【請求項4】 基板上に両素電極がマトリックス状に形成されてなり、各画素電極に投続して薄膜トランジスタが形成されてなり、前記囲素電極および薄膜トランジスタが形成されてなり、前記囲素領域の周辺に駆動回路が形成されてなるアクティブマトリックス基板において、

前定画素領域の薄膜トランジスタの半導体閣の幅はプロ に、両素解域のTFTは分階からの光が入射され易く、 セスの最小加工寸法よりも小さな幅を有することを特徴 3 チャネル部に光が入射されるとリーク電流が増大する。 【0006】しかも、液温パネルは頻膜次駆動される方

【請求項5】 請求項4に記載のアクティブマトリック ス基板と、対向電極を有する基板とが対向して配置され てなり、基板間に液晶が封入されなることを特徴とする 流品装置。

【請求項6】 前記液晶装置を搭載したことを特徴とする電子機器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置や液晶 40 パネルなどの電子デバイスの製造プロセスにおけるパタ ーン形成方法、アクティブマトリックス基板、及びその 製造方法、に関する。

#### [0002]

【従来の技術】従来、アクティブマトリクス型磁品表示 装置としては、ガラス基板上にマトリックス状に両素電 権を形成すると共に、各座産電板に対応してポリシリコ ン層を半導体盤として有する薄膜トランジスタ (以下、 FFTという)を形成して、各画素電極にFFTにより 割離された電圧を印加して総品を駆動するとともに、両 素節域の周辺に前記TFTのゲートが接続された走査線 を順次選択駆動したり画素電極に印加される信号を形成 して供給したりする駆動回路が設けられた液温装置(ま たは液品パネル、以下LCDという)が実用化されてい

【0003】また、従来、画素領域のみ液晶パネル化し

たデバイスも製件されており、かかるデバイスにおいて はTFTのソース、ドレイン領域およびチャネル領域を 構成する動作限となる半等外限としてアモルファス・シ 10 リコン層が用いられているが、上述のように聴差領域は よび周辺緊勢回路にそれぞれTFTが設けられた液晶パ ネルにおいては、周辺駆動回路を高速動作させる必要が あるために周辺駆動回路には半導体層としてポリシリコ ン層が用いられ、またプロセスを開発化するため画形に 様には高域をポリシリコン半導体層が用いられている。

【0004】 【発明が解決しようとする課題】しかしながら、前記の ような従来の液品パネルにおいて、以下のような問題点 があった。

【0005】すなわち、画素領域に設けられるTFTは 周辺駆動門路を構成するTFT比片ペでそれほど高いコ ンダクタンスを必要としないにもかかわらず、プロセス を簡繁化したり製造コストを刺えるため同一のプロセス でほぼ並行して形成するようにしていた。そのため、 業領域のTFT古周辺駆動回路のTFTも同一のコンダ クタン及を有するように形成される。しかし、それゆえ 画素領域のTFTではのオブ時のリーク電流 (以下、 フ電流と称する)が大きくなるといの間距がある、 は、画客網域のTFTは外をからの光が入射され場く、

【006】しから、液温パネルは線順次駆動されるため画素領域のTFには1フィールド期間中のほとんどの時間がオブ状態にあり、TFでロネン状態で重素電極に印加された電圧はオフの期間中保持される必要があり、リーク電流が大きいと画素電極の電圧が低下して表示が考化することをなる。そのため、従来は関しり(a)や(b)のように、ボリシリコン動作層を担守状あるいは並行した形状に形成して、トータルのゲート長を長さないまったがで流を振びまることも行をわわれている。かかる技術によれば、ボリシリコン動作所の蛇行阿数を増やすことでネフ電流をさらに低減させることができる。

【0007】ところが、ボリシリコン動作層の蛇行回数 を増加させるとTFTの上有面積が大きくなり、画素の 間口率を低下させてしまうという不具合が生じる。その ため、従来の液晶がネルにおける画素領域のTFTのポ リシリコン動作層のを行回数はせいぜい3回であり、そ れ以上蛇行回数を多くすることは困難であった。

TFTという)を形成して、各頭素電極にTFTにより 【0008】本来ポリシリコンTFTは、両素における 制御された電圧を印加して液局を駆動するとともに、両 50 TFTの占有面積を小さくすることができる技術である が、液晶パネルを高精細化すると液晶容量が画素ピッチ の2乗に比例して小さくなるので、オフ状態のリーク時 定数を確保するためには、TFTのポリシリコン動作層 の控行回数を画素ピッチの2乗に比例して増加させる必 要がある。すなわち、高精細の液晶パネルはTFTのポ リシリコン動作層の蛇行回数が多いので、TFTの画素 全体に対する占有而積の割合が大きくなり、画素の開口 率が低下し、ポリシリコンTFTのメリットを十分に活 かすことができない。

【0009】この発明の目的は、TFTのポリシリコン 10 動作圏の蛇行回数すなわちゲート長を増加させることな く、ポリシリコンTFTのオフ電流を低減させることが できるポリシリコン動作圏の形成方法を提供することに ある。

【0010】この発明の他の目的は、精度の高いプロセ スに変更することなくしかもを複雑な工程を追加するこ となくオフ雷流の小さなポリシリコンTFTを形成する ことができる技術を提供することにある。

#### [0011]

【課題を解決するための手段】この発明は、現在提供さ 20 れている霧光装置はパターン幅精度よりも位置決め精度 の方が高いことに着眼してなされたもので、基板上に所 定のパターンを形成するパターン形成方法において、前 記基板上にフォトレジスト膜を塗布した後、マスクによ り露光を行ない第1のパターンを形成する第1の工程 と、前記基板を前記マスクに対して相対的に移動させ、 露光を行なう第2の工程と、を少なくとも有することを 特徴とする。

【0012】前記手段によれば、プロセスの最小加工精 度で決まる幅よりも狭い幅を有するパターンを形成する 30 ことができ、これを薄膜トランジスタの製造方法に適用 することによりより加工精度が向上して形成されたポリ シリコン層を形成することができる。従って、露光装置 を高精度のものに変更することなくオフ電流の小さな薄 贈トランジスタを形成することができる。

【0013】また、前記パターンの幅方向に前記基板を 移動させ、前記マスクにより露光を行うことを特徴とす る。このような製造方法とすることによりチャネル幅を より狭線化することができる。また、露光の際のテープ 斜め方向にする具体的な方法もあり、予め基板および露 光マスクを、基板を設置するデーブルの移動方向(X, Y方向) に対して斜めにセットしておく方法がある。

【0014】また、基板上に画素電極がマトリックス状 に形成され、各面素電極に接続して薄膜トランジスタが 形成されるとともに、前記画素電極および薄膜トランジ スタが形成された画素領域の周辺に駆動回路が形成され てなるアクティブマトリックス基板の製造方法におい て、前記画素領域に形成された薄膜トランジスタの半導 体層は、前記基板上にフォトレジスト膜を塗布した後、

マスクにより露光を行ない第1のパターンを形成する第 1の工程と、前記基板を前記マスクに対して相対的に移 動させ、露光を行なう第2の工程と、により少なくとも 形成されてなり、前記駆動回路を構成するトランジスタ の半導体層は少なくとも前記第1の工程に形成すること を特徴とする。

【0015】このような製造方法とすることにより、半 導体層の幅を狭くすることができ、より高精細な液晶装 置を提供することが可能である。

【0016】また、基板上に画素電極がマトリックス状 に形成されてなり、各画素電極に接続して薄膜トランジ スタが形成されてなり、前記画素電極および薄膜トラン ジスタが形成された画素領域の周辺に駆動回路が形成さ れてなるアクティブマトリックス基板において、前記画 素領域の薄膜トランジスタの半導体層の幅はプロセスの 最小加工寸法よりも小さな幅を有することを特徴とす る。従来の装置を用いても高精細な液晶装置における悪 ディ不マトリックス基板を形成することが可能となる。 【0017】なお、このようなアクティブマトリックス

基板と、対向電極を有する基板とが対向して配置されて なり、基板間に液晶が封入されなる液晶装置を提供する ことができる。

### [0018]

【発明の実施の形態】以下、本発明の好適な実施例を図 面に基づいて説明する。

【0019】図1は本発明に係る多結晶シリコン(ポリ シリコン)動作層の形成方法の一実施例の要部を工程順 に示す。この実施例は、例えばガラス基板や半導体ウェ ハのような基板10の表面にCVD法等により酸化シリ コン膜などからなる下地絶縁膜11を形成した後、この

下地絶縁膜11の上に、CVD法により多結晶シリコン (ポリシリコン) のような半導体層12が形成される (図1(a))。前記半導体層12は、減圧CVD法等に よりアモルファスシリコン膜を形成し、レーザーアニー ル処理を施して結晶化させて多結晶シリコン層(ポリシ

リコン層)とするようにしてもよい。

【0020】次に、前記ポリシリコン層(12)の上に ポジ型のフォトレジスト隊13を例えば1.0~1.2μmの厚み塗付した後、図3 (a) に示すようなポリシ ルもしくはマスクの移動方向をチャネル幅方向に対して 40 リコン動作層のパターンに対応した所定のパターンP1 を有するマスク14を用いて、例えば波長463nmの g線を70mW/cm<sup>2</sup>の強度で3秒間照射することで 露光を行なう (図1(b))。

> 【0021】続いて、前記マスク14を相対的に、図3 (b) のようにチャネル幅方向へ A L だけシフトさせて から2回目の露光を行なう。その後、前記レジスト膜1 3の現像処理を行なって、図3(c)のような微小幅部 分を有するポジレジストパターンを残し、このレジスト パターン13aをエッチングマスクとして、反応性イオ 50 ンエッチングのような異方性ドライエッチングによって

ポリシリコン層12を選択除去してポリシリコン動作層 12aを形成する(図1(c))。

【0022】前記露光マスク14のシフト量∆Lは、マ スクトのパターンP1のチャネル幅Lcがプロセスの最 小加工精度に設定されている場合、使用する露光装置の 位置決め精度に応じて最小加工寸法よりも小さな範囲で 任意に決定することができる。具体的には、寸法が5 u mで位置決め精度が0.4~0.6 μmの場合には、テ ープルのシフト量を例えば3μmに設定し、チャネル幅 方向ヘマスクを相対的に移動させて露光を行なう。

【0023】 これによって、図3(c) に示すように、 1. 4~2. 6 μm (平均2. 0 μm) の微小チャネル 幅 L c ' を有するパターンが得られる。テーブルをシフ トする代わりにマスク14を移動させるようにしてもよ い。形成後のパターンに前記のような比較的大きなばら つきがあっても、製品検査では、オフリーク電流が所定 値よりも少ないか否か検査して良否判定を行なうので、 リーク雷流さえ所定値以下であればチャネル幅のばらつ きは問題とならない。一方、画素領域に設けられるTF あるので、オン電流についてもパターンばらつきは問題 とならない。

【0024】なお、前記実施例を液晶パネル用基板の製 造プロセスに適用して画素領域の薄膜トランジスタ(T FT) のポリシリコン動作層を形成する場合には、先ず 動作層パターンの幅を周辺駆動回路を構成するTFTに 必要な特性に合わせて例えば5 µmに決定する。このと き、両素領域のTFTは周辺駆動回路を構成するTFT ほど電流を必要としないので、テーブルをシフトして2 段階級光を行ならが、2度目の露光の際には、周辺駆動 30 回路部の上方はプラインド等で覆ってフォトレジスト膜 13が露光されないようにする。これによって、画素領 域はパターン幅の最小加工寸法より小さなゲート幅のT FTが形成できることとなる。

【0025】前記ポリシリコン動作層12aの形成後 は、その上に各種CVD法等によりTEOSをソースと して酸化シリコン膜からなるゲート絶縁膜 15を形成す る。そして、前記ゲート絶縁膜15の上に導電層(例え ばTaN/Ta)を所定の厚さに形成した後に、エッチ ングによりパターニングを行なって前記ポリシリコン動 40 作屬12aと交差するようにゲート雷極兼ゲート線21 を形成する(図1(d))。

【0026】それから、リン等の不純物をイオン打込み で前記動作圏12aに注入して、TFTのソース領域お よびドレイン領域16a、16bを形成する。このとき 動作層11aのゲート線21の下方部分には不純物が導 入されず、真性(イントリシック)のチャネル領域16 cとして残る(図2(e))。

【0027】なお、実施例では、ゲート線21と自己整

説明するが、前記TFTはチャネル領域に隣接して形成 された低不純物濃度のソース・ドレイン領域の外側に高 不純物濃度のコンタクト領域が形成されたLDD構造の TFTとして形成されてもよいし、ゲート電極端部から ソース・ドレイン領域が離れているいわゆるオフセット 構造であってもよい。LDD構造あるいはオフセット構 造とすることによりオフ時のリーク電流を低減すること ができる。また、前記ゲート線21の材料としては、前 記TaN/Taの他、Mo, Ti, W等の高融点金属あ 10 るいはMoSi、WSi等のメタルシリサイドを使用す るようにしてもよい。

【0028】次に、前記ゲート線21およびゲート絶縁 膜15上にかけて各種CVD法等により酸化シリコン膜 もしくは窒化シリコン膜のような第1絶縁膜17を形成 した後、ドライエッチングにより前記第1絶縁膜17の 前記動作層12aのソース領域16aに対応した位置に コンタクトホール18aを形成する。その後、スパッタ 法等によりアルミニウム、飼もしくはそれらの合金等の 低抵抗導雷層を全面に形成してからパターニングを行な Tはその目的からオン電流については十分にマージンが 20 って前記コンタクトホール18aにて前記ソース領域1 6 a に接触されるソース電板兼信号線22を形成する (図2(f))。

> 【0029】そして、前記信号線22の上に減圧CVD 法等によりボロンおよびリンを含むシリケートガラス膜 (BPSG関)のような第2絶縁膜19を所望の厚さに 形成する。次に、異方性ドライエッチングにより前記第 2絶縁隙19およびその下の第1絶縁膜17に、コンタ クトホール18bを形成した後、第2絶縁膜19の表面 にスパッタ法等によりITO(Indium-Tin Oxide)など の透明導電膜を形成し、パターニングを行なって画素電 極23を形成する(図2(g))。その後、前記画素電極 23並びに第2絶縁膜19上にかけて、ボリイミド等か らなる配向膜 (図示省略) が約200~1000オング ストロームのような厚さに形成され、ラビング(配向処 理)を行なうことで液晶パネル用基板として完成され

【0030】図4には前記実施例のTFTを画素のスイ ッチング素子として用いた液晶パネルに適用した場合の 一画素部分のレイアウト構成を示す。なお、図2(a) (g) は図4におけるA-A線に沿った断面構造 を工程順に示したものである。図4において、12aは TFTの動作層を構成するポリシリコン層であり、この ポリシリコン層12aと交差するように、同一行(図で は横方向) にあるTFTの共通のゲート電極となるゲー ト線(走査線)21が配設され、さらにこのゲート線2 1と交差するように縦方向に画素電極に印加すべき電圧 を供給する信号線 (データ線) 22が配設されている。 【0031】また、特に限定されないが、この実施例で は、TFTのドレインに接続される容量を増加させるた 合されたソース・ドレイン領域を有するTFTについて 50 め、動作層を構成する前記ポリシリコン層12aを、符 号12 bのように信号線2 2 に沿って上方へ経設させる とともに、前段のゲート線21の一部を同じく信号線 2 に沿って得号2 2 bで示すように下方へ延設させてい る。これによって、前記1 層目のポリシリコン層 1 1 配設部12 bとゲート線2 1 Dを関 2 1 を開いていたが一般を1 Dを開いる 量(ゲート絶縁膜を誘電体とする)が、保持容量として を画業電報に電圧を印加するTFTのドレインに接続さ れるように構成されている。

【0032】次に、本発明を液晶パネル用基板の画素領域に設けられるTFTに適用する場合の第2の実施例を 10 図5を用いて説明する。

【0033】この実施例は、TFTの動作圏となるポリシリコン層パターンP2を整行させて5字状とするとともに、テープルをチャネル側方向(X)へシフトさせて2段誘病光を行なうようにしたものである。この場合にも、テーブルのシフト量ん1はチャネル幅1、こよりも少ない範囲で任意に設定することができる。また、この実施例においても、テーブルをシフトする代わりにマスクを移動させるようにしてもよいことは言うまでもない。

テーブルもしくはマスクの移動方向をチャネル幅方向 (Y) としたが、チャネル標方向に対して努め方向

(X) としたが、チャネル幅方向に対して斜め方向

(S) とするようにしてもよい。この場合のテープルもしくはマスクの移動量は、チャネル幅よりも大きくすることが可能である。例えば、チャネル幅が向に対して45°の方向に移動させる場合には、その移動量 Δ L の1 /√2 だけボリシリコン動作器の幅を扱ったい量をる。逆に言えば、ボリシリコン動作器を挟めたい量を Δ L とすると / 2 L だけテーブルもしくはマスクを移動させればよい。従って、寸法と露光装置の位置決め精度 30 が同一の場合にも 2 段階震光によるチャネル幅の短縮を 行なうととができる。

【0035】また、2段階選供の際のテーブルもしくは マスクの移動方向をチャネル幅方向に対して斜め方向に する具体的かつの間半な方法としては、予め基礎および露 光マスクを、基板を設置するテーブルの移動方向(X、 Y方向)に対して斜めにセットしておく方法が考えられ る。

【0036】図6は、本原財が適用される統治パネルの りのは互いに交差するように配設されたゲート線21と 信号線22との交点に対応してそれぞれ原閉された両素 で、各両素90は両素電極23と、この両素電極23に 信号線22上の画像信号に応じた電圧を印取するスイッ チング用TFT91とからなる。同一行のTFT91は そのゲートが同一のゲート線21に接続され、ドレイン が対応する画素電極23に接続されている。また、同一 列のTFT91はそのソースが同一の信号線22に接続 されている。

【0037】この実施例においては、周辺同路(X,Y 50 うに、即ち例えば液晶パネル用基板10のケースに対す

シフトレジスタやサンプリング手段)50,60を構成 シリコン解を分解素を駆動するTFTと同様にポリ シリコン解を静静とするいわゆるポリシリコンFF で構成されており、周辺回路50,60を構成するトランジスタは両端スプ・デング用下FTとともに同一プロ セズにより、同時に形成される。ただし、両部のTFTのポリシリコン動作器は前定変施例の2段階繁光で形成されるのに対し、周辺回路50,60を構成するTFTは1回の繋光で形成される。

【0038】この3年齢例では、両素領域(画素マトリックス)の一側(図では上側)に前記信号線 2 を略次遊 択するシフトレジスタ (以下、メンフトレジスタを除す る)51が配置され、両素マトリックスの他の一側に 前記ゲート線21を解次並択駆動するシフトレジスタ (以下、Yシフトレジスタと称する)61が設けられて いる。また、Yシフトレジスタ61の次段には必要に応 じてバッファ63が設けられて

【0039】前記各信号線22の他端にはTFTで構成されたサンプリング用スイッチ52が設けられており、

- されらのサンプリング用スイッチ5 2 は外部総等了 4、 75、76に入力されるビデオ信号やデータ信号を伝送 するビデオライン 5 4、55、56との間に破壊され、 前記メシフトレジスタ51から出力されるサンプリング バルスよって順次なン/オフされるように構成されて で為、メシフトレジスタ51は、端子72、7。3を介して で解訟り入力されるクロック C.1 X / C.1 K.1 に にて1 水平走費間間中にすべての信号線 2 を順番に 10 での複形するようなサンプリングパルスX 1、X 2、 X 3、…… X 1 水形成してサンプリング用スイッチ5 6 1 は、端子77、78を介して外部から入力されるク 6 1 は、端子77、78を介して外部から入力されるク
- 2 の前脚線子に供給する。一方、前記ソシフトレジスタ 61は、端子ア7,78を介して外部から入力されるク ロックCLY、//CLYに同順して動作され、各ゲート 線21を順次駆動する。 【0040】関7には前記液品パネル川基板を適用した 海島パネル30の機盤倒を示す。同図に示すように、前
- 記報品パネル用基板(TFTアレイ転転)10の上に は、複数の画素電板23により影割される画素部域(実 原に液温解37の紀向状態を化により画像が表示される 液晶パネルの領域)の周囲において両基板を張り合わせ 10 で流量解37を包囲するシール部材の一例として光硬化 仕割齢からなるシール材36が画素領域に治って設けら れている。そしてカラーフィルタ解33を有する人射側 の対向基板31の上記画素領域外側シール材36方側領 域に対応する部位は、速光性の周辺見切り層35が設け られている。

【0041】上記周辺見切り層35は、後に画素領域に 対応して開口が開けられた憲光性のケースに液晶パネル 用基板10がセットされた場合に当該画素領域が製造訳 差等により当該ケースの開口の縁に隠れてしまわないよ るずれとして数百μπ程度を許容するように、画素領域 の周囲に500μm1mm程度の幅を持つ帯状の遮光性 材料により形成される。このような遮光性の周辺見切り 層35は、例えばCr(クロム)やNi(ニッケル)。 A 1 (アルミニウム) などの金属材料を用いたスパッタ リング、フォトリソグラフィおよびエッチングによって 対向基板31に形成される。上記金属材料の代わりに、 カーボンやTi (チタン) をフォトレジストに分散した 樹脂ブラックなどの材料により周辺見切り層35を形成

【0042】上記シール材36の外側の領域には、画素 循域の下辺に沿って周辺回路(走査線駆動回路)50お よび外部端子としてのパッド70が設けられ、画素領域 の両側(図の左右2辺)に沿って周辺回路(信号線駆動 回路) 60が設けられている。さらに、両素領域の上辺 には、画素領域の両側に設けられた上記周辺回路60間 を雷気的に接続するための配線105が設けられてい る。また、シール材36の四隅には、液晶パネル用基板 10と対向基板31との間で電気的導通をとるための導 して、シール材36とほぼ同じ輪郭を持つ対向基板31 が当該シール材36により液晶パネル用基板10に固着 されている。

【0043】図8には前記液晶パネル用基板を適用した 液晶パネル30の他の構成例を示す。図8の実施例の液 品パネル30は、前記液品パネル用基板10の表面側に はカラーフィルタ層33を有する入射側のガラス基板3 1が適当な間隔をおいて配置され、周囲をシール材36 で封止された開除内にTN (Twisted Nematic) 型液晶 またはSH (Super Homeotropic) 型液晶などの液晶3 7が充填されて液晶パネル30として構成されている。 また、周辺回路50,60の上方は、例えば対向基板3 1に設けられるブラックマスク等により遮光されるよう に構成される。なお、外部から信号を入力するための外 部端子としてのパッド70は前記シール材36の外側に 来るようにシール材を設ける位置が決定されている。3 8は対向基板31側に設けられる液晶注入口である。 【0044】次に、上述の実施例の液晶装置を用いて構 成される電子機器について説明する。 図9に示す表示情 動岡路1004、液晶パネル(液晶装置)などの表示パ ネル1006、クロック発生回路1008及び電源回路 1010を含んで構成される。表示情報出力源1000 は、ROM、RAMなどのメモリ、テレビ信号を同調し て出力する同調回路などを含んで構成され、クロック発 生回路1008からのクロックに基づいて、ビデオ信号 などの表示情報を出力する。表示情報処理回路1002 は、クロック発生回路1008からのクロックに基づい て表示情報を処理して出力する。

増幅・極性反転回路、相展開回路、ローテーション回 路、ガンマ補正回路あるいはクランプ回路等を含むこと ができる。表示駆動回路1004は、走査側駆動回路及 びデータ側駆動回路を含んで構成され、液晶パネル10 06を表示駆動する。電源回路1010は、上述の各回 路に電力を供給する。

【0046】このような構成の電子機器として、図10 に示す液晶プロジェクタ、図11に示すマルチメディア 対応のパーソナルコンピュータ (PC) 及びエンジニア 10 リング・ワークステーション (EWS)、図12に示す

ページャ、あるいは携帯電話、ワードプロセッサ、テレ ビ、ビューファインダ型又はモニタ直視型のビデオテー プレコーダ、電子手帳、電子卓上計算機、カーナビゲー ション装置、POS端末、タッチパネルを備えた装置な どを挙げることができる。

【0047】図10は、投射型表示装置の要部を示す概 略構成図である。図中、10は光源、13,14はダイ クロイックミラー、15, 16, 17は反射ミラー、1 8、19、20はリレーレンズ、22、23、24は液 電源端圧材からなるコラム106が設けられている。そ 20 晶ライトバルブ、25はクロスダイクロイックプリズ ム、26は投射レンズを示す。光源10はメタルハライ ド等のランプ11とランプの光を反射するリフレクタ1 2とからなる。青色光・緑色光反射のダイクロイックミ ラー13は、光源10からの白色光束のうちの赤色光を 透過させるとともに、青色光と緑色光とを反射する。透 過した赤色光は反射ミラー17で反射されて、赤色光用 あ品ライトバルブ22に入射される。

【0048】一方、ダイクロイックミラー13で反射さ れた色光のうち緑色光は緑色光反射のダイクロイックミ 30 ラー14によって反射され、緑色光用液晶ライトバルブ 23に入射される。一方、青色光は第2のダイクロイッ クミラー14も透過する。青色光に対しては、長い光路 による光損失を防ぐため、入射レンズ18、リレーレン ズ19、出射レンズ20を含むリレーレンズ系からなる 避光手段21が設けられ、これを介して青色光が青色光 用液晶ライトバルブ24に入射される。各ライトバルブ により変調された3つの色光はクロスダイクロイックプ リズム25に入射する。このプリズムは4つの直角プリ ズムが貼り合わされ、その内面に赤光を反射する誘電体 報出力源1000、表示情報処理回路1002、表示駆 40 多層膜と青光を反射する誘電体多層膜とが十字状に形成 されている。これらの誘電体多層膜によって3つの色光 が合成されて、カラー画像を表す光が形成される。合成 された光は、投射光学系である投射レンズ26によって スクリーン27上に投射され、画像が拡大されて表示さ れる。

【0049】図11に示すパーソナルコンピュータ12 00は、キーボード1202を備えた本体部1204 と、液晶表示画面1206とを有する。

【0050】図12に示すページャ1300は、金属製 【0045】この表示情報処理回路1002は、例えば 50 フレーム1302内に、液品表示基板1304、バック ライト1306aを備えたライトガイド1306、回路 基板1308、第1,第2のシールド板1310.13 12、2つの弾性導電体1314,1316、及びフィ ルムキャリアテープ1318を有する。2つの弾性導電 休1314.1316及びフィルムキャリアテープ13 18は、液晶表示基板1304と回路基板1308とを 接続するものである。

【0051】ここで、液晶表示基板1304は、2枚の 透明基板 1 3 0 4 a. 1 3 0 4 b の間に液晶を封入した もので、これにより少なくともドットマトリクス型の液 10 晶表示パネルが構成される。一方の透明基板に、図9に 示す駆動回路1004、あるいはこれに加えて表示情報 奶理回路1002を形成することができる。液晶表示基 板1304に搭載されない回路は、液晶表示基板の外付 け同路とされ、図12の場合には同路基板1308に搭 載できる。

【0052】図12はページャの構成を示すものである から、液晶表示基板1304以外に回路基板1308が 必要となるが、電子機器用の一部品として液晶表示装置 が使用される場合であって、透明基板に表示駆動回路な 20 どが搭載される場合には、その液晶表示装置の最小単位 は液晶表示基板1304である。あるいは、液晶表示基 板1304を筐体としての金属フレーム1302に固定 したものを、電子機器用の一部品である液晶表示装置と して使用することもできる。さらに、バックライト式の 場合には、金属製フレーム1302内に、液晶表示基板 1304と、パックライト1306aを備えたライトガ イド1306とを組み込んで、液晶表示装置を構成する ことができる。これらに代えて、図13に示すように、 液晶表示基板1304を構成する2枚の透明基板130 30 10 基板 4 a. 1304bの一方に、金属の導電膜が形成された ポリイミドテープ1322にICチップ1324を実装 LtzTCP (Tape Carrier Packag e) 1320を接続して、電子機器用の一部品である液 温表示装置として使用することもできる。

【0053】なお、本発明は上記実施例に限定されるも のではなく、本発明の要旨の範囲内で種々の変形実施が 可能である。例えば、本発明は上述の各種の液晶パネル の駆動に適用されるものに限らず、エレクトロルミネッ センス、プラズマディスプレー装置にも適用可能であ る.

#### [0054]

【発明の効果】以上説明したようにこの発明は、電子デ バイスにおけるパターンの形成に際して、フォトレジス ト膜を塗布した後、対応するマスクを用いて1回目の露 光を行ない、続いて前記マスクを前記基板に対して相対 的に前記パターンの幅方向へ移動させた後、2回目の露 光を行なうようにしたので、プロセスの最小加工寸法よ りも小さな幅を有するパターンの半導体層もしくは導電 層または絶縁膜を形成することができるという効果があ 50 51 Xシフトレジスタ

# 【図面の簡単な説明】

【図1】本発明に係るポリシリコン動作層の形成方法の 一実施例の要部(前半(a)~(d))を工程順に示す

【図2】本発明に係るポリシリコン動作層の形成方法の 一実施例の要部(後半(e)~(g))を工程順に示す

【図3】 本幹即に係るポリシリコン動作層の形成に使用 するマスクとそれによるエッチング後のポリシリコン動 作層パターンの一例を示すパターン説明図。

【図4】 本発明を適用した液晶パネルの一個素のレイア

ウト構成を示す平面図。 【図5】本発明に係るボリシリコン動作層の形成方法の 他の実施例を示すマスクパターン図。

【図6】本発明を適用して好適な液晶パネル用基板のシ ステム構成例を示すブロック図。

【図7】液晶パネル用基板を用いた液晶パネルの構成例 を示す平面図および断面図。

【図8】液晶パネル用基板を用いた液晶パネルの他の構 成例を示す断面図および平面図。

【図9】電子機器の構成を示した図。

【図10】液晶パネルをライトバルブとして応用した投 射型表示装置の一例として示した電子機器の概略構成

【図11】電子機器の一構成を示した図。

【図12】電子機器の一構成を示した図。

【図13】電子機器の一構成を示した図。

## 【符号の説明】

1 1 下地絶縁膜

12 ポリシリコン層

12a TFTの動作層

13 フォトレジスト膜

1.4 飯光マスク

15 ゲート絶縁膜

16a, 16b ソース領域およびドレイン領域

17 第1絶縁膜

18a, 18b コンタクトホール

40 19 第2絶縁膜

2.1 走杏線 (ゲート電極)

2.2 信号線

23 画素電極

30 液晶パネル


3.1 対向基板


33 対向電極およびカラーフィルタ層

36 シール材


37 液晶

50.60 周辺回路







[図9]









[図11]



[図12]



【図13】



フロントページの続き

(51) Int .Cl.\* // H 0 1 L 21/027 識別記号

FΙ

H 0 1 L 29/78 6 2 7 C 21/30 5 1 4 A